Xilinx SoC Ubuntu20.04にVitis IDE2021.1とVivado ML2021.1をインストール
UbuntuにXilinx社のVitis統合ソフトウェアプラットフォーム2021.1とVivado ML 2021.1をインストールしました。インストールにあたり、いくつか詰まったところもあったので、その解決方法を記事にまとめています。
2021-07
Xilinx SoC 
AXI4 自作RTLにAXI4-Liteインタフェース(M側)を追加する方法 (3) “Hello World”をシリアル出力するFPGAロジックの作成
IPパッケージャーを使用してMaster側のAXI4-Liteインタフェースを追加する方法を解説しました。IP”AXI UART Lite”に文字列をAXI経由で入力し、シリアル出力するロジックを作成し、Zybo上で動作確認を行いました。
AXI4 自作RTLにAXI4-Liteインタフェース(M側)を追加する方法 (2) IPコアAXI-UART Liteのレジスタに書き込む方法
IPパッケージャーを使用してMaster側のAXI4-Liteインタフェースを追加する方法を解説しています。シリアル出力回路を例にXilinx社のIP”AXI UART Lite”のAXI4-Liteポートと接続可能なカスタムIPを作成しました。