Vitis 【LED点滅編(4)】タイマー割り込みを行うAPIについて解説
Zynqのプロセッサ上で割り込みをかける方法について解説します。AXI Timerからの割り込み要求に応じて割り込みがかかるLED点滅のアプリケーションを例にVitisやXilinx SDKでのAPIの使用方法についてまとめました。
Xilinx SoC
Vitis 
Vitis 【LED点滅編(3)】インスタンスの概念とGPIOのドライバAPI関数の使用方法
Zynq CPUで動作するLED点滅アプリケーションの作成を通じて、アプリケーションプロジェクトで使用されるインスタンスという概念とGPIOを制御するドライバAPI関数の使用方法について解説しました。
Vitis 【外部映像送受信(1)】ZyboのHDMI入出力デモをVitisから実行してみた -ハードウェア構成 –
本記事では、Zynqが外部からのHDMI信号を受信しDDRメモリに格納した後、DDRメモリを読み出しVGA信号を送信するDigilent社のデモサンプルの解説を行い、デモサンプルをもとにZynq内部のハードウェア構成を作成しています。
Xilinx SoC 任意精度型変数を使用して無限ループに陥った失敗談【原因と対策】
任意精度型変数の取りうる範囲を意識せずに扱った結果、無限ループに陥ってしまいました。その失敗談を交えつつ、無限ループを避ける対策をまとめました。
Xilinx SoC Vitis HLSの任意精度型ライブラリの使い方について解説
本記事では、任意精度型ライブラリの使い方について解説しました。任意精度型ライブラリの特徴や追加するメリット、使用時の注意点についてまとめたあと、任意精度整数型に含まれる有用なメソッドについても紹介しています。
Xilinx SoC 【Vitis HLS入門編(1)】高位合成の方法について解説 -掛け算IPをZyboに実装-
本記事では、掛け算を行う関数をハードウェアIPに高位合成し、さらに高位合成の結果を実感するためにLED点滅回路に実装しました。回路実装では、スイッチからの入力を掛け算してLEDに出力して、掛け算IPの動作を確認しています。
IP CORDIC IPを使ってFPGAで自然対数を計算する方法
CORDIC IPのarc tanhをうまく応用することによって、FPGA上でも自然対数の計算ができます。今回の記事ではVivado上で自然対数を計算するブロックデザインを作成し、シミュレータで計算精度を確認してみました。
Vitis 【HDMI出力編(3)】静止画をZynqからHDMI出力するVitisアプリケーション
本記事では、Vitisを用いてZybo経由で外部ディスプレイに画像を出力するアプリケーションを作成します。アプリケーションでは、ドライバ関数によりIPコアの設定を行った後、読み出すフレームバッファに直接静止画を書き込んでいます。
IP Xilinx IP Video Timing Controllerの使い方 (2)ビデオタイミング生成のドライバの使用方法
Video Timing Controllerの最低限知っておくと良い項目についてまとめました。プロセッサのあるシステム向けにVideo Timing Controllerを制御するためのドライバの使用方法について初心者向けに解説しています。